1、反激是最常见的拓扑，其实是buck-boost的隔离变形，可以将副边折算到原边计算原边参数。
反激/buck-boost
2、常借助Buck-boost变换器占空比表达式导出反激变换器设计过程中常用到的占空比表达式
占空比
3、漏感为什么尽量小，是没有用的能量，每次还要释放掉，浪费掉，这块当然希望漏感小，也就是原副边耦和好，一般数主电感的2%以下最好了；
在反激变换器中，由于高频变压器初级绕组漏感(包括了初、次级绕组磁通不完全耦合引起的漏感以及PCB布线引起的漏感)较大，开关管截止瞬间出现很高的尖峰电压，为此需要在变压器初级绕组两端加吸收电路(由快恢复二极管和TVS二极管组成，简称DD)或RCD(由快恢复二极管D、箝位电容C和泄放电阻R构成，简称RCD)箝位电路，以防止开关管过压击穿。
如下是uds的漏感尖峰，和CCMDCM没关系，
RCD吸收
4、VDS波形过程
在开关管关断瞬间，漏感电流先对MOS管D-S极间寄生电容充电，此时漏感仍是上正下负的方向，使管子两端电压由0上升到，此时Q1完全截止，次级整流二极管D2开始导通，然后是反射电压和漏感，输入电压一起叠加在VDS上；漏感和coss谐振，漏感继续释放能量形成下+上负的电压给继续给MOS的电容充电，当超过VIn+潜位电容电压时，吸收二极管导通，漏感能量被吸收电容吸收，漏感能量给吸收电容充电，最高爬到Uin+Uclamp；接下来COSS反向给漏感充电，电压下降，形成高频衰减振荡，VD1反偏，C1通过电阻放电，这个过程基本就是LC的能量互导过程；
吸收时VDS
5、漏感引起的总损耗：
损耗
6、了解损耗不是目的，目的是减小损耗，三个方式减小浪费的损耗
(1)通过改进绕线工艺，如采用三明治绕线方式，尽可能地减小漏感在反激变换器中，一般能控制在2%～5%之间。
(2)适当提高箝位电压与反射电压的差。但提高会增加开关管耐压要求；
降低反射电压会导致匝比n下降，使次级绕组匝数增加，次级整流二极管耐压要求高。
(3)适当降低开关频率。
一般我们很少算吸收RC，选择个50~100K电阻，1000pf~几千PF电容调试，一个是损耗小，一个是管子应力满足要求；什么叫好的，如下给你标准：
标准如下：一般的选择符合三点：
1、一般Uclamp电压=1.5~2.5倍VOR，在MOS应力允许条件下，尽量差值拉开，减小损耗小，
2、吸收电容选择电压差一个周期内波动不大10%；
3、电阻值不能太小，不能使得电容在一个周期内的放电电压低于VOR；
RC
7如何计算，还是算算踏实，不用乱调试
有些同学喜欢算一下，那就是如下:说白了就是能量让电压波动多少，选择电容，忽略电压波动，这些能量全部消耗掉，选择电阻；
总能量量Llk*Ilpk^2*Uclamp/（Uclamp-VOR）=C(Uclamp^2-(Ucalmp*0.9)^2),漏感可以短路非主绕组以后的所有绕组，然后测试主绕组为漏感量，一般为L*2%;算出电容C电阻的计算Uclamp^2/R=Llk*Ilpk^2*Uclamp/（Uclamp-VOR），算出电阻R
8、反激设计，需要根据控制器的控制模式，是PWM,还是PFM方式，要在最低频率，低压满载条件选择磁芯不得饱和，绕的下。PFM有最高频率，最小频率限制，不能低于20K；最高频率内输入全压范围，输出负载全范围可调；
反激
9、反激调试注意：焊完板子，输出加电压
2）调试控制器外围
控制器加电压，因为comp里面有恒流源，而电流无信号，此时相当于最大占空比输出，测试RC启振荡是自己设计的频率，测试基准有5V，测试驱动有发波证明基本是芯片外围焊接OK
5）基本电压范围OK，那调试环路，做负载动态，波形完美，或者你有环路调试工具，看增益和相位，45°C，-6db；下面就调试基本的保护，没啥问题，可以跑三温了；
下一节我们用例子QR，CCM，DCM来说明，没有例子的说明都是耍流氓。