1锁相环架构锁相环（Phase-LockedLoop，PLL）是一种电子电路，常用于时钟生成、频率合成、信号恢复、频率调制解调和频率多路复用等应用中。
锁相环由三个主要部分组成：鉴相器（PD）、环路滤波器（LPF）和压控振荡器（VCO）。
图1锁相环架构
1.1鉴相器鉴相器（PD-PhaseDetector）：通过比较输入信号和压控振荡器的输出信号的相位，输出一定的电压信号。输出的电压信号是关于这个信号相位差的函数。
下面介绍两种典型的鉴相器：
1）异或门鉴相器
图2异或门鉴相器原理
异或门鉴相器属于数字鉴相器，只能鉴相不能鉴频。
2）模拟乘法器
模拟乘法器一般应用在模拟锁相环LPLL中，即线性锁相环中。
1.2环路滤波器环路滤波器（LF-LoopFilter）可以简单理解它为一个低通滤波器。
1.3压控振荡器压控振荡器（Voltage-ControlledOscillator，VCO）受环路滤波器输出电压的控制，压控振荡器的振荡频率向输出信号的频率靠拢，直到它们的频率相同。同时使VCO的输出信号和输入信号的相位保持着特定的关系，用来锁定相位。
图3VCO电压和频率线性关系
2锁相环的工作原理初始状态：初始时，PLL处于未锁定状态，VCO的输出频率可能与输入信号的频率不同。
误差信号滤波：误差信号通过环路滤波器，低通滤波器对电压信号进行滤波出来,去除噪声和抖动，产生一个平滑的电压信号。
控制电压调整：控制电压通过VCO，调整VCO的输出频率。当误差信号存在时，控制电压将逐渐变化，以使VCO的频率逐渐接近输入信号的频率。
锁定状态：当VCO的输出频率与输入信号的频率非常接近时，相位差趋于零，误差信号趋近于零。
此时，PLL处于锁定状态，也叫锁栓。
图3锁相环工作原理
3锁相环的应用频率合成:锁相环可以用于生成一定倍数的输入频率,从而实现高精度的频率合成.在无线电通信,雷达和导航系统中,频率合成器是关键组件之一。比如：STM32外部时钟输入8MHZ，但其主频可以达到72M或更大。就是通过PLL倍频实现。
时钟恢复:在数字系统通信中,锁相环可以从接受到的数据信号中恢复时钟信号,从而实现时钟同步.这对于高速数据传输和串行通信协议(如USB,PCIExpress和SATA等)至关重要
频率和相位调制:锁相环可以用于实现频率调制(FM)和相位调制(PM),这些都是无线通信中常用的调制方式.通过控制VCO的输入电压,可以实现信号的调制和解调
频偏补偿:锁相环可以用于补偿频率和飘逸,从而实现高稳定性的时钟信号.在卫星通信,全球定位系统(GPS)和高精度测量仪器中,频偏补偿功能至关重要
高速数据转换:在高速数据采集和信号处理应用中,锁相环可以用于生成精确的采样时钟,从而实现高性能的模块转换(ADC)和数模转换(DAC)
电源管理:在开关电源和电压调节器中,锁相环可以用于控制开关频率,以实现高效的电源转换和稳定的输出电压
4锁相环频率合成原理如图所示：PD的两个输入分别为fref/M和fout/N,经过反复的鉴相和调整，fref/M和fout/N终究会保持相位和频率一致。
故fref/M=fout/N；
则fout=N/M*fref；
设置不同的N/M即可以得到想要的频率。
图4锁相环倍频原理