一款基于AD9244芯片的流水线ADC模块设计

之前由于做项目，需要用到一些高速ADC，当然ADC位数越高的话，对信号提取的能力就越强，因此本人在做完项目之后，顺便就设计了一款位数更高的ADC模块，采用3.3VCMOS电平逻辑，最大采样速度为65MSPS。

模拟输入端设计，根据ADI公司的文档，当采用差分模拟输入时，可以有效抑制偶次谐波，但是很多新的设计文献已经指出，当单端转差分放大器中同相信号和反相信号的相位不匹配时，会引入相位失调，因此本设计方案仍采用单端输入，对于由于运放和ADC的非线性引起的谐波，可以通过信号短时平稳的方法进行谐波标定并消去谐波干扰。

该设计采用了OPA355作为输入隔离，最终的等效输入阻抗为50KΩ,之所以采用OPA355作为输入隔离也是因为它具有非常小的谐波失真，如图1是该运放的谐波失真特性图，可以看到，高输出电压摆动（图1左上方）会导致谐波失真迅速提高降低信号质量，增益对谐波失真的影响不大，总体较为平坦（图1右上方、左下方），随着频率升高，谐波逐渐开始强烈起来（图1右下方），因此本设计也将带宽限制在20Mhz以下以获得良好的信号质量，但是最好用于1Mhz附近的信号时比较好的，因为在20Mhz信号时，按照该芯片的采样频率，一个周期内只能采样到3个点左右，频谱泄露已经非常严重，对恢复信号的幅值和相位意义不大，对于其他应用如FTN之类的则可以考虑将信号带宽提升至80MHz左右，此时谐波失真不在是本设计考虑的问题。

图1、opa355的谐波失真特性图

作为一款流水线ADC，AD9244在一些高速采样和分辨率上做了很好的均衡，通过启动芯片内部的占空比稳定器（DCS:dutycyclestabilizer）来获取更好的均匀采样点。该芯片具有14位的分辨率和低功耗的特征使得它可以更好地用于一些高速信号采样，同时芯片也提供了溢出位OTR用于检测模拟输入超范围的情况。如图2是该芯片的结构框图。

图2、AD9244结构框图

目前设计为双通道，提供正负5V输入电平范围（-5V~5V),将两片ADC集成于一片PCB上，实际测量发现效果也不错，图3是产品实物，图4和图5是实际的测试效果（基于ARTIX-7FPGA编制的程序）。

图3、PCB产品实物

图4、信号采集的效果(其中一个通道采样的是正弦波，一个是锯齿波）

图5、过范围采样（当模拟输入过范围时，ADC出现溢出的情况，此时otr置一）

由于作者精力有限，因此详细的电路图并未列出，且调试也是一个很冗杂的过程，作者已将该电路调试完成，有需要的可以私信作者获取更详细的技术资料。